(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許山康公開母号 特開2000-137744 (P2000-137744A)

(43)公開日 平成12年5月16日(2000.5.16)

| (51) Int.CL' | | 識別配号 | ΡI | | | チーマコード(参考) |
|--------------|-------|------|------|-------|------|------------|
| G06F | 17/50 | | G06F | 15/60 | 656B | 5B046 |
| H01L | 21/82 | | | | 656D | 5 F O 6 4 |
| | | | H01L | 21/82 | C | |

密査論球 未請求 語求項の数5 OL (全 8 頁)


| (21)出職番号 | 特顧平10-312918 | (71)出題人 000232047 日本電気エンジニアリング株式会社 |
|----------|------------------------|---|
| (22)出籍日 | 平成10年11月4日(1998.11.4) | 東京都港区芝浦三丁目18春21号 |
| (大学)(江湖) | TEMPIN 1 (1800, 11. 1) | |
| | • | (72) 発明者 山下 茂 |
| | | 東京都港区芝油三丁目18番21号 日本電気 |
| | • | エンジニアリング株式会社内 |
| | • | |
| | | (74)代建人 100095407 |
| | | 非理士 木村 湍 (外1名) |
| | • | ドターム(参考) 5DO48 AAG8 BAGS JAG4 JAG5 JAG7 |
| | • | 5F084 BB03 BB19 0D25 EE47 EE54 |
| | | HNO6 HNO9 8012 HN13 HH14 |
| | | |
| | | |
| | • | |

(54)【発明の名称】 テクノロジ変逸装置と方法、及び記録媒体

(57)【要約】

【課題】 タイミングの変化が動作に影響する論理回路 のテクノロジ変換を簡単にする。

【解決手段】 論理合成ツール20は、回路図をレジスタトランスファレベルのハードウェア記述書語で記載した回路リストとし、新しいテクノロジを納めたテクノロジライブラリを用いて、新しいテクノロジの回路図を作成する。設計検証ツール21は、テストパターンを用いて、元の回路図で示される回路と、新しい回路図で示される回路とで出力値が異なる案子を特定する。ディレイ解析ツール22は、特定した案子の入力信号パスの伝搬遅延時間を求め、2つの回路図で示される回路の対応するパスでの伝搬遅延時間の差を計算する。ディレイ挿入ツール23は、計算した伝搬遅延時間の差以上の伝搬遅延時間を有するディレイゲートを新しい回路図のパスに挿入してタイミングを調整する。



【特許請求の範囲】

【請求項1】回路図を論理合成してハードウェア記述言 語で記載の回路リストを作成するリスト作成手段と、前 記リスト作成手段が作成した回路リストを論理合成して 第2の回路図を作成する回路作成手段と、を備える論理 台成手段と、

前記回路図と前記第2の回路図とで、互いに出力値が一 致しない素子を特定する素子特定手段と、

前記索子特定手段が特定した素子の入力信号パスにおけ 前記第2の回路図内の入力信号パスとの伝統遅延時間差 を計算する計算手段と、

前記計算手段が計算した該任銀遅延時間差以上の任銀遅 延時間を有するディレイゲートを前記第2の回路図内の パスに挿入するゲート挿入手段と、

からなり、タイミングの変化を考慮して回路のテクノロ ジを変換できることを特徴とするテクノロジ変換装置。 【請求項2】前記リスト作成季段は、レジスタトランス ファレベルのハードウェア記述言語で記述した回路リス 1に記載のテクノロジ変換鉄置。

【請求項3】前記案子特定手段は、テストパターンを用 いて、前記回路図で示される回路と前記第2の回路図で 示される回路とで、各案子の出力値をシミュレーション により求めて比較することにより、出力値が異なる素子 を特定する手段を備える。ことを特徴とする請求項1又 は2 に記載のテクノロジ変換装置。

【請求項4】論理台成によりテクノロジ変換した回路の タイミングをディレイゲートの挿入により調整するテク ノロジを修方法であって、

回路図と、該回路図を論理合成によりテクノロジ変換し た第2の回路図とで、出力値の一致しない素子を特定 し、特定した素子の入力信号バスの伝搬遅延時間を求め て該回路図における入力信号パスと該第2の回路図にお ける入力信号バスでの伝播返延時間差を計算し、該伝統 遅延時間差以上の伝纸遅延時間を持つディレイゲートを 該第2の回路図内のパスに挿入することにより、論理台 成で生じた回路のタイミング変化を調整できることを特 徴とするテクノロジ変換方法。

【請求項5】コンピュータを、

回路図を論理合成してハードウェア記述言語で記載の回 路リストを作成するリスト作成手段と、前記リスト作成 手段が作成した回路リストを論理合成して第2の回路図 を作成する回路作成手段と、を備えた論理合成手段、

前記回路図と前記第2の回路図とで、互いに出力値が一 致しない案子を特定する素子特定手段。

前記素子特定手段が特定した素子の入力信号バスの伝統 遅延時間を求め、前記回路図内の入力信号バスと前記算 2の回路図内の入力信号バスとの伝播遊延時間差を計算 する計算手段.

前記計算手段が計算した該伝統遅延時間差以上の伝統遅 延時間を有するディレイゲートを挿入するゲート挿入手

として機能させるためのプログラムを記録した機械読み 取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の届する技術分野】本発明は、論理合成ツールを 用いて回路のテクノロジを変換するテクノロジ変換装置 る伝搬遅延時間を求め、前記回路図内の入力信号パスと 10 とテクノロジ変換方法に関し、特に タイミング変化に より生じる回路の誤動作を修正できるテクノロジ変換装 置とテクノロジ変換方法に関する。

[0002]

【従来の技術】従来より、論理回路の設計では、既存の 回路のテクノロジを変換して、論理動作が同一で、物理 的特性(消費電力、発熱量等)を改善した新たな回路を 作成する場合に、論理合成ツールを使った方法を用いる ことがある。この方法は、論理合成ツールが、例えばV HDLといった。HDL (ハードウェア記述言語)で記 トを作成する手段を備える。ことを特徴とする、語求項(20)載された回路リストと、新たなテクノロジを所有するテ クノロジライブラリとから、回路図を自動的に生成する ことにより回路のテクノロジを変換するものである。こ の方法は、論理合成ツールが回路図を作成するときに、 冗長な回路を圧縮し、回路素子数を減らして同一の機能 を実現する回路を作成しようとするので、より小さい面 論でより高速に動作する回路を自動的に作成することが できる。回路内の伝搬遅延時間が変化しても動作に影響 しない通常の同期回路においては、回路中のフリップ・ フロッフが同一クロックで一斉に動作するため、ゲート 30 の論理圧縮等によるタイミングの変化を考慮する必要が なく、論理合成ツールを用いてテクノロジを変換でき る.

[0003]

【発明が解決しようとする課題】上記従来技術では、伝 鐵遷延時間が問題となる高速動作の同期回路や、クロッ ク信号のタイミングが素子ごとに一致しない非同期回路 を論理合成すると、ゲートの論理圧縮等による伝搬遅延 時間の変化が、回路の動作に影響を与える場合がある。 このため、非同期回路等では、回路図エディタを用いた 40 手作業でテクノロジを変換し、非常な手間と時間がかか っていた。

【①①①4】本発明は、上記真状に鑑みてなされたもの で、伝統遅延時間の変化により動作が変わる回路のテク ノロジ変換において、必要とされる労力を軽減し、簡単 にテクノロジを変換できるテクノロジ変換装置と方法を 提供することを目的とする。

[0005]

【課題を解決するための手段】本発明の第1の観点に係 るテクノロジ変換装置は、回路図を論理合成してハード 50 ウェア記述言語で記載の回路リストを作成するリスト作 成手段と、前記リスト作成手段が作成した回路リストを論理合成して第2の回路図を作成する回路作成手段と、を備える論理合成手段と、前記回路図と前記第2の回路図とで、互いに出力値が一致しない素子を特定する素子特定手段と、前記素子特定手段が特定した素子の入力信号バスにおける伝航遅延時間を求め、前記回路図内の入力信号バスとの伝統遅延時間差を計算する計算手段と、前記計算手段で計算した該伝統遅延時間差以上の伝統遅延時間を有するディレイゲートを前記第2の回路図内のバスに挿入するゲート手入手段と、からなり、タイミングの変化を考慮して回路のテクノロジを変換できることを特数とする。

【1006】 この構成において、テクノロジ変換装置は、論理合成によりテクノロジを変換し、それにより生じた回路のタイミング変化を解析してディレイゲートを挿入する。従って、論理合成時に冗長回路の圧縮などにより生じたタイミングの変化を修正することができる。これにより、伝播遅延時間の変化により動作が変わる回路のテクノロジを簡単に変換することができる。

【0007】また、前記リスト作成手段は、レジスタトランスファレベルのハードウェア記述言語で記載した回路リストを作成する手段を備えることが望ましい。これにより、リスト作成手段は、テクノロジに依存しない回路リストを作成できる。

【①①①8】また、前記素子特定手段は、テストパターンを用いて、前記回路図で示される回路と前記第2の回路図で示される回路とで、各案子の出力値をシミュレーションにより求めて比較することにより、出力値が異なる素子を特定する手段を備えることが望ましい。

【①①①9】本発明の第2の観点に係るテクノロジ変換 30 方法は、論理合成によりテクノロジ変換した回路のタイミングをディレイゲートの挿入により調整するものであり、回路図と、該回路図を論理合成によりテクノロジ変換した第2の回路図とで、出力値の一致しない素子を特定し、特定した素子の入力信号パスの伝搬運延時間を求めて該回路図における入力信号パスと改第2の回路図における入力信号パスでの伝搬運延時間差を計算し、該伝搬運延時間差以上の伝搬遅延時間を持つディレイゲートを該第2の回路図内のパスに挿入することにより、論理合成で生じる回路のタイミング変化を調整できることを 40 特徴とする。

の回路図内の入力信号パスとの伝統遅延時間差を計算する計算手段、前記計算手段が計算した該伝鐵遅延時間差以上の伝鐵遅延時間を有するディレイゲートを挿入するゲート挿入手段、として機能させるためのプログラムを記録し、機械読み取りが可能であることを特徴とする。【①①11】

【発明の実施の形態】以下に、図面を参照して、この発明の実施の形態に係るテクノロジ変換装置を詳細に説明する。この発明の実施の形態に係るテクノロジ変換装置 10は、論理合成によりテクノロジを変換して生じるタイミングの変化を、ディレイゲートの挿入により調査するためのものであり、図1に示すように、記憶部1と、入力部2と、出力部3と、処理部4とから構成される。【0012】記憶部1は、半導体メモリ、遊気ディスク装置等で構成されるデータ記憶部であり、回路図、テクノロジライブラリ、回路の機能を目DL(ハードウェア記述言語)で記載した日DLリスト等を記憶する。なお、記憶部1は、フロッピーディスク、MO(光磁気ディスク)等といった、テクノロジ変換装置10で読み取りが可能な記録媒体を含む。

【0013】入力部2は、キーボード、マウス等で構成され、このテクノロジ変換装置10への命令を入力する。

【0014】出力部3は、CRT(カソードレイチューブ)ディスプレイ等で構成される結果表示部であり、処理部4が処理を実行した結果を表示する。

【0015】処理部4は、論理合成ツール20と、設計検証ツール21と、ディレイ解析ツール22と、ディレイ神入ツール23とを備える。また、処理部4は、図2に示すように、回路図100&~100cと、テクノロジライブラリ101&、101bと、テストパターン102と、HDLリスト103とを入出力データとする。【0016】論理合成ツール20は、道常の論理回路設計に用いられる回路設計ツールであり、テクノロジを変換する前の第1の回路図100aを論理合成してRTL(レジスタトランスファレベル)のHDLリスト103を作成し、また、HDLリスト103を論理合成し、タイミングに保証のない第2の回路図100bを作成す

[0017]論理合成ツール20は HDLリスト103を作成するときに、第1の回路図100aと共に、その回路で使われているテクノロジを所有したテクノロジライブラリ101aを読み取り、回路の機能をRTLのHDLで記載したHDLリスト103を作成する。また、論理合成ツール20は、第2の回路図100bを作成するときに、HDLリスト103と共に、新たなテクノロジを所有する第2のテクノロジライブラリ101bを読み取り、HDLリスト103に従って、回路素子又は回路パターンを配置して第2の回路図100bを作成する

【0018】設計検証ツール21は、テストパターン1 ()2を用いて出力期待値と一致しない素子を特定する論 選テストツールであり、論理合成ツール20又はディレ イ挿入ツール23から受けた回路図で示される回路が設 計通り動作するか否かを検証する。

【0019】設計検証ツール21は、論理合成ツール2 ①から第2の回路図100bを受けると記憶部1から第 1の回路図100aとテストパターン102を取り出し て、 両回路図で示される回路の各案子(フリップ・フロ ップ)の出力値をシミュレーションによって求める。哉(10~10~1 a と、新しいテクノロジを納めた第2のテクノロ 計検証ツール21は、第1の回路図100aと第2の回 路図100万とで素子(プリップ・プロップ)の出力値 を比較し、出力値が異なる素子(フリップ・フロップ) を見付けると、出力異常素子情報を作成し、第1の回路 図100aと第2の回路図100bと共にディレイ解析 ツール22に送る。設計検証ツール21は、第1の回路 図100aと第2の回路図100bとで出力値の異なる 孟子(フリップ・フロップ)を見付けなければ、第2の 回路図100bを記憶部1に格納する。 設計検証ツール グ調整後の第3の回路図100cを受けると、上記処理 と同様の処理を第3の回路図100cについて実行す

【0020】ディレイ解析ツール22は、後述するディ レイ挿入ツール23が挿入するディレイゲートの伝搬選 延時間を計算する伝統遅延時間計算ツールであり、素子 の入方信号バスの伝航遅延時間を測定してゲート挿入情 報を作成する。

【0021】ディレイ解析ツール22は、設計検証ツー ルから2つの回路図 (第1の回路図100aと、第2の 35 回路図100b又は第3の回路図100c)と出力異常 素子情報を受け、出力異常素子情報が示す素子(フリッ ブ・フロップ) の入力信号バスにおける伝紙遅延時間を 計算する。ディレイ解析ツール22は、計算した2つの 回路図の対応する入力信号バスにおける伝統遅延時間の 差を求め、求めた値を出力異常素子情報に付加してゲー ト挿入情報とし、第2の回路図100b又は第3の回路 図100cと共にディレイ挿入ツール23に送る。

【0022】ディレイ挿入ツール23は、回路のタイミ ングを調整するタイミング調整ツールであり、ディレイ 40 展析ツール22から受けた出力異常素子情報をもとに、 設計者が入力部2から入力したディレイ挿入箇所にディ レイゲートを挿入して回路のタイミングを調整する。

【0023】ディレイ挿入ツール23は、ディレイ解析 ツール22から第2の回路図100b又は第3の回路図 100cとゲート挿入情報を受けると、ゲート挿入情報 が示す素子の入力信号パスを出力部3に表示する。ディ レイ挿入ツール23は、記憶部1に搭納してある第2の テクノロジライブラリ1010から、ゲート挿入情報が

ディレイゲートを取り出し、ユーザが入力部2より指示 した位置に挿入してタイミングを調整した第3の回路図 100cを作成する。ディレイ挿入ツール23は、第3 の回路図100cを設計検証ツール21に送る。

【0024】次に、図3を参照して、このテクノロジ変 後装置10の動作を説明する。

【10025】まず、設計者は、テクノロジを変換する第 1の回路図100aと、第1の回路図100aで使われ ているテクノロジを納めた第1のテクノロジライブラリ ジライブラリ101bと、テストパターン102とを用 意し、記憶部1 に格納する等してテクノロジ変換装置1 ()に供給する。

【りり26】設計者は、入力部2から、テクノロジ変換 装置10に第1の回路図100aのテクノロジを変換す るよう指示する。テクノロジ変換装置10は、入力部2 から指示を受けて、図3のフローチャートに示す処理を 関始する。

【0027】テクノロジ変換装置10は、テクノロジを 21は、ディレイ挿入ツール23から後述するタイミン(20)変換する旨の指示に応答し、第1の回路図100aと、 第1のテクノロジライブラリ101aと、第2のテクノ ロジライブラリ1016と、テストパターン102が記 **慥部1に格納されているか確認する(ステップS10** これらの内で不足しているものがある場合には、 出力部3にその旨を表示する等して、設計者に通知す 5.

> 【0028】論理合成ツール20は、記憶部1から第1 の回路図100aと第1のテクノロジライブラリ101 aとを取り出して論理合成し、RTLのHDLリスト1 03を作成する(ステップS101)。このHDLリス ト103は、第1の回路図100aで示される回路の機 能をRTLで記述したもので、論理ゲートレベルの記述 よりも抽象度が高いため、回路のテクノロジには依存し

> 【0029】論理合成ツール20は、記憶部1から新し いテクノロジを所有する第2のテクノロジライブラリ1 ○1bを取り出し、これを用いてHDLリスト103を 論理合成して第2の回路図100万を作成する(ステッ 7S102).

【0030】とれにより、第1の回路図100aで示さ れる回路のテクノロジが変換され、消費電力、温度特性 等が改善されたテクノロジを用いた第2の回路図100 りが作成される。また、論理台成ツール20は冗長回路 を圧縮するので、第2の回路図100bで示される回路 のタイミングは、第1の回路図100aで示される回路 のタイミングとは異なったものとなる。

【0031】論理合成ツール20は 第2の回路図10 Obを設計検証ツール21に渡す。

【0032】設計検証ツール21は、論理合成ツール2 示す伝統遅延時間の差よりも大きな伝播遅延時間を持つ 50 0から論理合成後の第2の回路図100Dを受けると、

記憶部1から第1の回路図100aとテストパターン1 02を取り出す。設計検証ツール21は、第1の回路図 100gで示される回路と第2の回路図1000で示さ れる回路とにテストパターン102で示される信号を入 力した場合のシミュレーションを実行し(ステップSI () 3)、両回路で出力値が一致するか否かを判別する (ステップS1)4)。

【0033】設計検証ツール21は、出力値が一致する と制別すると(ステップS204で一致)、論理合成ツ 格納して保存し(ステップS105) テクノロジ変換 処理を終了する。一方、設計検証ツール21は、出力値 が一致しないと判別すると (ステップS104で不一 致) 両回路で出力値が異なる素子を特定し (ステップ S106)、その素子を示す出力異常素子情報を作成し て第1の回路図100a、第2の回路図100bと共に ディレイ解析ツール22に渡す。

【0034】ディレイ解析ツール22は、設計検証ツー ル21から受けた出力異常素子情報に示された素子の、 第1の回路図100aにおける入力信号バスの伝搬遅延 20 時間と、第2の回路図100bにおける入力信号バスの 伝搬運延時間とをシミュレーションにより求める(ステ ップS107).

【0035】ディレイ解析ツール22は、第1の回路図 1()()aで伝掘遅延時間を測定した信号パスと、それに 対応する第2の回路図100bの信号パスとにおける伝 銀遷延時間の差を取り、得た値をディレイ挿入ツール2 3が挿入するディレイゲートの伝歓遅延時間とする(ス テップS108)。

【0036】ディレイ解析ツール22は、ステップS1 () 8 で求めた伝操遅延時間を出力異常素子情報に付加し てゲート挿入情報とし、第2の回路図100bと共にデ ィレイ挿入ツール23に送る。

【①①37】ディレイ挿入ツール23は、ディレイ解析 ツール22から第2の回路図100bとゲート挿入情報 を受けて、ゲート挿入情報に示された第2の回路図10 ① b内の案子の入力信号バスを出力部3に表示し、設計 者にディレイゲートを挿入する位置を尋わる。設計者 が、入力部2から、ディレイゲート挿入位置を指定する と(ステップS109)、ディレイ挿入ツール23は、 記憶部1に格納された第2のテクノロジライブラリ10 1 b から、ゲート挿入情報に従ったディレイゲートを取 り出して挿入する。これにより、ディレイ挿入ツール2 3は タイミングを調整した第3の回路図1(0)cを作 成する (ステップS 110)。

【0038】ディレイゲート挿入ツール23は、第3の 回路図100cを設計検証ツール21に渡し、処理はス テップS103にリターンして第1の回路図100aと 出力値が一致するまで上記の処理を繰り返す。

【0039】これにより、論理合成ツール20が論理圧 50 Dゲート202の入力絶子との間を指定すると、ディレ

縮することにより生じたタイミングの変化を修正し、論 理合成前後の論理回路で出力値が一致するようにしたテ クノロジ変換が可能となる。

【0040】例えば、テクノロジ変換装置10が三図4 (a) に示す回路図 150で示される回路のテクノロジ を変換する場合は、まず、論理合成ツール20が、図4 (b) に示す回路図151を作成する。ここで、図4 (b) のフリップ・フロップ302、303は、それぞ れ、プリップ・プロップ300,301の消費電力、温 ール20が作成した第2の回路図100bを記憶部1に 10 度特性、動作速度等が改善されたものである。また、回 路図150のANDゲート200,201は論理圧縮さ れて回路図151のANDゲート202となる。

> 【0041】次に、設計検証ツール21が、回路図15 0、151の各フリップ・プロップの出力を調べ、例え は、図5に示すテストパターン信号を両回路図で示され る回路の入力端子DATA1~3, CLK1, 2に入力 した場合についてのシミュレーションを実行する。

【0042】図5に示すように、フリップ・フロップ3 ①1の入力總D1への入力信号は、CLK1がLOWか ちHIに変化して時間T1経過後にLOWからHIに変 化する一方で、フリップ・フロップ303の入力端D3 の入力信号は、時間下2(>下1)経過後にLOWから 日1に変化する。これは、フリップ・フロップ300の 出力端Q0とフリップ・フロップ301の入力端D1の 間には、ANDゲートが2つあるのに対し、フリップ・ フロップ302の出力端Q2とフリップ・フロップ30 3の入力端D3との間には、ANDゲートが1つしかな いととによる。とこで、CLK2は、CLK1がLOW からH!に変化して時間T3経過後にLOWからH!に 変化し、T1<T3<T2であるので、OUT1とOU T2とは、互いに異なる値をとることになる。従って、 設計検証ツール21は、プリップ・プロップ301とフ リップ・フロップ303が出力値の異なる素子である旨 の出力異常素子情報を作成する。

【0043】次に、ディレイ解析ツール22が、出力異 倉索子情報に従って、図4 (a)のフリップ・フロップ 301と図4(b)のフリップ・フロップ303の入力 信号バスの伝操遅延時間を調べ、両回路内の対応するバ スでの伝儀遅延時間の差を求める。ディレイ解析ツール 40 22は、図4 (b) のフリップ・フロップ302の出力 蝶Q2とフリップ・フロップ303の入力蟾D3との間 に、T2-T1の伝搬遅延時間を持ったディレイゲート を挿入すべき旨を示すゲート挿入情報を作成する。

【0044】ディレイ挿入ツール23は、ゲート挿入情 報に従って、回路図151のフリップ・フロップ303 の入力信号パスを出力部3 に表示して、設計者にディレ イゲートを挿入する位置を尋ねる。

【0045】例えば、設計者が、入力部2より、図4 (b)のフリップ・フロップ302の出力線Q2とAN イ挿入ソール23は、そとにディレイゲートを挿入し、図4(c)に示す回路図152を作成する。ことで、図4(c)のフリップ・フロップ304、305及びANDゲート203は、それぞれ図4(b)のフリップ・フロップ302、303及びANDゲート202と同一のテクノロジである。ディレイ挿入ソール23は 回路図152を設計検証ソール21に渡す。

【① 0 4 6】設計検証ツール21は、回路図152で示される回路と回路図150で示される回路との出力値が一致することから、回路図152を記憶部1に格割する。

【① 0 4 7 】以上説明したように、この実施の形態によれば、テクノロジ変換装置 1 0 が、論理台成によりテクノロジを変換した回路で生じるタイミングの変化を、ディレイゲートを挿入するととにより調整する。従って、非同期回路等のように、伝想遅延時間の変化により動作が変わる回路を、論理台成ツールで論理合成してテクノロジを変換しても、変換前の回路と出力値を同じにすることができる。

【① 0 4 8】上記実施の形態では、設計者がディレイゲートを挿入する位置を指定するものとして説明したが、これに限定されず、例えば、ディレイ挿入ソール23が、自動的にディレイゲートを挿入するようにしてもよい。この場合は、ディレイ挿入ソール23に制約を与え、ゲート挿入情報に示されたパスのどこにディレイゲートを挿入しても回路の動作が同じであるときは、最も出力端に近いところにディレイゲートを挿入させる等すればよい。

[0049] この発明は、上記実施の形態に限定されず、種々の変形及び応用が可能である。例えば、上述の 34 機成及び動作フローは一個にすぎず任意に変更可能である。例えば、設計検証ツール21で出力値が一致した第3の回路100cを記憶部1に保存するときに、ディレイゲートを含めた形で論理合成ツール20により論理合成し、タイミング制約を持つRTLのHDLリストとしてから保存する等してもよい。これにより、他の回路を論理合成により設計する場合に、第3の回路100cを期待値不一致の出ない回路として利用することができる。

【0050】とのテクノロジ変換装置は専用の装置により、通常のコンピュータを用いても実現可能である。即ち、コンピュータに、上途の各処理を実行させるためのプログラムを記録媒体(フロッピーディスク、CDーROM、MO、ROM等)に格納して配布し、これをコンピュータにインストールしてOS(オペレーティングシステム)上で、動作させることにより、コンピュータ

を上述のテクノロジ変換装置として機能させることが可能である。

[0051]

【発明の効果】以上の説明のように、本発明は、論理台成ツールを用いて論理台成した論理回路に対し、ディレイゲートを挿入することにより、テクノロジ変換前後での出力値の不一致を解消できるので、任紙遅延時間の変化を考慮しなければならない回路におけるテクノロジを簡単に変換するととができる。

19 【図面の簡単な説明】

【図1】 本発明の実施の形態に係るテクノロジ変換装置 の構成を示す概念図である。

【図2】本発明の実施の形態に係るテクノロジ変換装置の処理部と入出力データとの関係図である。


【図3】本発明の実施の形態に係るテクノロジ変換装置 が行う処理を説明するフローチャートである。

【図4】 本発明の実施の形態に係るテクノロジ変換装置の実施例を説明するための回路図である。

【図5】本発明の裏施の形態に係るテクノロジ変換装置 20 の実施例を説明するためのタイミング図である。


【符号の説明】

| | 【符号の説明】 | |
|---|--------------------|--------|
| | 1 | 記憶部 |
| | 2 | 入力部 |
| | 3 | 出力部 |
| | 4 | 処理部 |
| | 10 | テクノロジ変 |
| | 換装置 | |
| | 20 | 論理合成ツー |
| | JV | |
| 0 | 2 1 | 設計検証ツー |
| | JV | |
| | 22 | ディレイ解析 |
| | ツール | |
| | 2 3 | ディレイ挿入 |
| | ツール | • |
| | 100a~100c, 150~152 | 回路図 |
| | 101a, 101b | テクノロジラ |
| | イブラリ | |
| | 102 | テストバター |
| G | <u>ک</u> | |
| | 200~203 | ANDゲート |
| | 300~305 | フリップ・フ |
| | ロップ | • |
| | 350 | ディレイゲー |
| | ŀ | |



特闘2000-137744

(8)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the | items checked: |
|--|----------------|
| □ BLACK BORDERS | |
| MAGE CUT OFF AT TOP, BOTTOM OR SIDES | |
| FADED TEXT OR DRAWING | |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING | |
| ☐ SKEWED/SLANTED IMAGES | |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS | |
| ☐ GRAY SCALE DOCUMENTS | |
| ☐ LINES OR MARKS ON ORIGINAL DOCUMENT | |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR | QUALITY |
| | |

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.